シニア半導体エンジニア（ICバックエンド設計／レイアウト実装｜Physical Design）

会社紹介（FPT Semiconductor）

FPT Semiconductor は、ベトナムで急成長する半導体産業を牽引する企業として、グローバル市場向けに 電源管理IC（Power Management IC） および IoT IC の設計を行っています。FPT Corporation の一員として、長期的なパートナーシップの構築、イノベーションの推進、そして世界の技術エコシステムへの貢献を目指しています。品質と精度に徹底的にこだわり、最先端技術と専門チームにより、国内外のお客様の多様なニーズに応えています。
「信頼性×革新」で、グローバル市場に挑戦するエンジニアを募集しています。
将来的に設計全体をリードするTech Lead / Architectへのステップアップの機会があります。

業務内容

• Physical Designフロー全体の推進 Floorplan～PnR～Signoff～GDS Outまで担当し、ブロックレベルのPhysical DesignおよびSignoff収束を自立して推進（Fusion Compiler等の実務経験）。Timing、Power、Area（PPA）を総合的に最適化し、設計収束をリード。
• 設計課題の解析・改善

STA、IR Drop、クロストーク等の課題を分析し、配置配線やECOによる改善を実施。

• タイミング解析・収束対応

SDCの作成・管理、STA、およびタイミング収束に向けた最適化を推進。

• Physical Verification／Signoff対応

DRC／LVS、Timing Signoff、IR/EM Signoff等の課題を解決し、Tape out品質を確保。

• 関連部門との連携

Front-end、DFT、STA等の関連チームと連携し、設計品質の確保および上流工程へのフィードバックを実施。

応募要件

• 電子工学／電気工学／コンピュータ工学、または同等の学士号
• フィジカルデザインの実務経験 5年以上
• Floorplan～PnR～SignoffまでのPDフロー全体におけるハンズオン経験
• Fusion Compiler、Innovus等のPhysical Designツールの実務経験
• CTS（Clock Tree Synthesis）構築およびTiming Closureの経験
• タイミングレポートを解析し、違反の原因特定および改善戦略策定ができること
• 物理レイアウト検証（DRC/LVS等）の経験
• Timing、IR/EM等のSignoff課題への対応経験

雇用形態

正社員

勤務地

108-0073 東京都港区三田三丁目5番19号 住友不動産東京三田ガーデンタワー 33階
地図で確認

給与

年収

• ・昇給：年1回
• ・通勤手当：月2万円まで
• ・家族手当：扶養者（配偶者・子）1人当たり1万円
• ・住居手当：月3万円※全社員に支給
• ・職務手当

勤務時間

• ・9:00〜18:00 （所定労働時間：8時間0分、休憩時間：60分）

※客先常駐時は常駐先の所定勤務時間に従う。

• ・時間外労働：あり（平均月15時間程度）

※部署・案件によって異なります。

休日

• ・完全週休2日（土曜日、日曜日、祝日）
• ・夏季休暇、年末年始休暇
• ・有給休暇（10日〜20日、消化率8割以上）、特別休暇
• ・年間休日日数：125日

福利厚生

• ・退職金制度
• ・厚生年金、健康保険、雇用保険、労災保険
• ・選択制企業型確定拠出年金制度
• ・帰省旅費補助8万円（2年目以降）
• ・Linkedin Learningアカウント付与
• ・慶弔見舞金
• ・社内イベント（旧正月祝い、国際女性の日祝いなど）
• ・クラブ活動：英語、ベトナム語、日本語クラスなど
• ・ファーストコール
• ・EAP（事業場外産業保健スタッフ等によるケア）

108-0073 東京都港区三田三丁目5番19号 住友不動産東京三田ガーデンタワー 33階
地図で確認

• ・昇給：年1回
• ・通勤手当：月2万円まで
• ・家族手当：扶養者（配偶者・子）1人当たり1万円
• ・住居手当：月3万円※全社員に支給
• ・職務手当